ADDRESS TRANSLATING DEVICE

Patent number: JP4311233 Publication date: 1992-11-04

Inventor: KATAYAMA HIROSHI
Applicant: NIPPON ELECTRIC CO

Classification:

- international: G06F12/10; G06F12/08; G06F12/10; G06F12/08;

(IPC1-7): G06F12/10


- european:

Application number: JP19910104879 19910409 Priority number(s): JP19910104879 19910409

Report a data error here

Abstract of JP4311233

PURPOSE:To make a memory which is controlled for a virtual storage accessible by translating a logical address generated by means of a peripheral controller into a physical address, CONSTITUTION: A translation reference buffer (TLB) 7 is constituted by combining plural pieces of address translating information 5 respectively constituted to store a set of logical address information 16 and physical address information 18 and selects suitable one out of plural address translating information and outputs the physical address information contained in the selected address translating information to a memory 2 against address information 14 inputted from a graphics control unit 4. When the suitable address translating information cannot be selected, the TLB 7 outputs a mis-hit signal to a processor 1. Therefore, a graphics controller can translates a logical address into a physical address and a graphics system corresponding to a virtual storage can be realized.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-311233

(43)公開日 平成4年(1992)11月4日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G 0 6 F 12/10

A 7232-5B

審査請求 未請求 請求項の数2(全 8 頁)

(21) 出願番号

特願平3-104879

(71)出顧人 000004237

(22)出願日

平成3年(1991)4月9日

日本電気株式会社 東京都港区芝五丁目7番1号

(72)発明者 片山 博史

東京都港区芝五丁目7番1号 日本電気株

式会社内

(74)代理人 弁理士 井出 直孝

(54) 【発明の名称】 アドレス変換装置

(57)【要約】

【目的】 周辺コントローラが生成する論理アドレスを 物理アドレスに変換することにより、仮想記憶制御され たメモリへのアクセスを可能とする。

【構成】 変換参照バッファ(TLB)7は、論理アド レス情報(16)と物理アドレス情報(18)とを一組 として記憶するように構成したアドレス変換情報5を複 数個合わせて構成され、グラフィックスコントロールユ ニット4から入力されるアドレス情報(14)に対し、 複数のアドレス変換情報の中から適合した一つを選択し 当該アドレス変換情報に含まれる物理アドレス情報をメ モリ2に対して出力し、適合したアドレス変換情報が選 択できないときはミスヒット信号をプロセッサ1に対し て出力する。

【効果】 グラフィックスコントローラにおいて論理ア ドレスとして物理アドレスの変換を行うことができ、仮 想記憶に対応したグラフィックスシステムを実現でき る。

1

【特許請求の範囲】

【請求項1】 プロセッサから入力されるデータにより 論理アドレス情報を生成する論理アドレス発生手段と、 この生成された論理アドレス情報を物理アドレス情報に 変換しメモリに対して出力する変換参照バッファとを備 えたアドレス変換装置において、前記変換参照バッファ は、前記論理アドレス情報と前記物理アドレス情報とを 一組として記憶するように構成したアドレス変換情報を 複数個組み合わせて構成され、入力される前記論理アド レス情報に対し、前記複数のアドレス変換情報の中から 10 適合した一つのアドレス変換情報を選択し当該アドレス 変換情報に含まれる物理アドレス情報を前記メモリに対 して出力し、適合したアドレス変換情報を選択できない ときはミスヒット信号を前記プロセッサに対して出力す る手段を含むことを特徴とするアドレス変換装置。

【請求項2】 請求項1に記載のアドレス変換装置にお いて、前記変換参照バッファは、前記アドレス変換情報 として前記論理アドレス情報および前記物理アドレス情 報のほかに、変換処理を制御する制御情報を含み、この 制御情報に対する処理手段を含むことを特徴とするアド 20 レス変換装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、周辺コントローラにお けるアドレス変換装置に利用され、特に、グラフィック スコントローラで、仮想記憶やマルチタスクを用いたコ ンピュータシステムにおける描画アドレスのアドレス変 換装置に関する。

[0002]

【従来の技術】近年、パーソナルコンピュータにおいて 30 も仮想記憶制御をサポートしたオペレーティングシステ ムが登場してきた。これは、マイクロプロセッサの処理 能力の向上やアドレス空間の拡大とともに、メモリ管理 ユニット {以下、MMU (MemoryManagem ent Unit)という。}がプロセッサへ内蔵され たことが寄与している。

【0003】仮想記憶制御を行うシステムの場合、アド レス変換の機構が必要となる。すなわち、プロセッサ等 のバスマスタ(アドレスを出力する装置)が出力する論 物理アドレスに変換する必要がある。このアドレス変換 を行うのがMMUであるが、最近のプロセッサでは内蔵 している場合が多い。この場合、プロセッサから出力さ れるアドレスは物理アドレスとなる。

【0004】ここで、代表的な仮想記憶管理方式である ページング方式について図7を用いて簡単に説明する。 ページング方式では、論理アドレス33を複数の部分 (図7の場合は三つ)に分け、それぞれエリアID、ペ ージID、およびページ内オフセットとよぶ。最初エリ アテーブル35からエリアIDに対応するページテープ 50 ある。このとき、プロセッサ自身はMMUによって自動

ルアドレスを得る。次に、このページテーブルアドレス によって示されるページテーブル36からページIDに 対応する物理ページ番号を得る。物理アドレス34は、 この物理ページ番号とページ内オフセットを結合するこ とによって得られる。

【0005】しかし、エリアテーブル35やページテー ブル36はメモリ32上に格納されているので、メモリ アクセスの都度このようなテーブル参照を繰り返すので は非常に遅いシステムになってしまう。そこで、変換参 照パッファ (以下、TLB (Translation Look-aside Buffer)という。} 37 を用いる。TLB37は連想メモリで構成されていて、 **論理アドレス33からページ内オフセットを除いた部分** (エリアID、ページID)をキー入力として用い、そ の入力に対応する物理ページ番号を出力として持つ。キ 一入力と同じ値がTLB37に登録されていた場合は、 直ちに対応する物理ページ番号を出力し、物理アドレス 34を生成することができる。もし、キー入力値がTL B37に登録されていなかった場合は、ミスヒット信号 38を出力する。プロセッサ31は、このミスヒット信 号38を受け取るとエリアテーブル35やページテーブ ル36を参照し、物理ページ番号を求める。得られた物 理ページ番号は、物理アドレス34の生成に用いられる とともに、エリアIDおよびページIDの値と組にして TLB37へ登録される。従って、あるページへのアク セスの場合、最初に一度テーブル参照を行ってTLB3 7に登録しておくと、2回目からのアクセスはTLB3 7を通じて高速に行うことができる。1ページの大きさ は通常1~16キロバイトの間に設定される。

【0006】図3は論理アドレス空間と物理アドレス空 間の対応の例である。ここでは、1ページを4キロバイ トとしている。このように、ページング方式では、連続 する論理ページが離散した物理ページに対応する。

【0007】さて、一般のアプリケーションレベルのソ フトウェアは論理アドレスに基づいて動作し、その論理 アドレスがどの物理アドレスに対応しているかは通常知 ることはできない。MMUを操作し、論理アドレスと物 理アドレスの対応付けを行うことができるのは、特権レ ベルあるいはスーパバイザと呼ばれるモードで動作する 理アドレスを、実際にメモリ等においてアクセスされる 40 オペレーティングシステム(以下、OSという。)のみ

> 【0008】ここで問題となるのが、プロセッサの外に 存在し、かつバスマスタとなる周辺コントローラの扱い である。仮想記憶でないシステムの場合は、プロセッ サ、周辺コントローラ、およびそれらを制御するソフト ウェアは全て同じアドレス情報を基に動作していた。し かし、仮想記憶制御の下では、プロセッサや周辺コント ローラがバスを駆動するアドレスは物理アドレスであ り、ソフトウェアが管理するアドレスは論理アドレスで

的に論理アドレスと物理アドレスの変換が行われるが、 周辺コントローラはMMUを持たないのでそのような変 換を行うことができない。必然的にそのままでは仮想記 憶システムに対応できない。このようなバスマスタにな ることのできる周辺コントローラとして、DMAC(D irect MemoryAccess Contro 11er)とグラフィックスコントローラが挙げられ る。

【0009】DMACでは、例えば、68450(モト ローラ) や82258 (インテル) 等が仮想記憶に対応 10 できる製品として発表されているが、グラフィックスコ ントローラはいまだ仮想記憶に対応していない。DMA Cにおける仮想記憶への対応といっても、離散化してい る物理ページを連続してアクセスするための機構を有す るのみで、DMACに与えるアドレス情報は全て物理ア ドレスでなければならず、そのためのアドレス変換処理 はプロセッサが行う必要がある。しかし、DMACの場 合はアクセスするアドレスがあらかじめ決定できるので それでもよいが、グラフィックスコントローラの場合 は、実際にアクセスが行われるまで描画アドレス (=論 20 理アドレス)を知ることが困難なため、プロセッサがあ らかじめ論理アドレスを物理アドレスに変換しておい て、グラフィックスプロセッサへ物理アドレスに即した 描画パラメータを設定することは不可能である。そのた め、従来は、仮想記憶システムにおいて、グラフィック スを描画するために、次のような方式を取ってきた。

【0010】第一は、仮想記憶を行わないようにしたグラフィックス描画専用のメモリ領域を用意し、グラフィックスコントローラはその領域にしか描画を行わないようにする方式。

【0011】第二は、仮想記憶が行われている領域へグラフィックスを描画するときには、グラフィックスコントローラを使用せずにプロセッサが描画を行う方式。

【0012】すなわち、仮想記憶管理された領域へグラフィックスコントローラによって描画を行うことはほとんど不可能であった。しかし、今後は仮想記憶システムの普及とともに、マルチタスク処理やウィンドウ表示機能の必要性も増加すると考えられるが、このときにはシステムメモリの全体にわたって、グラフィックスコントローラが高速に描画を行える必要がある。

[0013]

【発明が解決しようとする課題】以上説明したように、 従来のグラフィックスコントローラでは仮想記憶によっ て管理されたメモリ領域に対して描画を行うことができ なかった。これは、グラフィックスコントローラに制御 情報を与えるソフトウェアが論理アドレスに基づいて設 計されるのに対し、グラフィックスコントローラがアク セスするアドレスは物理アドレスでなければならないこ とに起因する。さらに、仮想記憶がページング方式によ って行われる場合、論理アドレス上では連続する領域が 50

物理アドレス上では離散した領域としてマッピングされることが、仮想記憶への対応をさらに困難なものにしている。

【0014】また、仮想記憶システムの上ではマルチタスクやマルチウィンドウ等の処理が行われる場合が多い。マルチタスクにおいて各タスクがそれぞれ独立に何らかのグラフィックスを表示しようとしたとき、直接にフレーム領域(この領域の内容がCRT等に表示される。通常この領域は仮想記憶管理を行わない)へ描画を行うと、表示の優先順位が崩れるなどの混乱が生ずるので、一たんワークエリアへ描画を行い、次いでその描画結果から表示すべき部分のみをフレーム領域に転送して表示を行う方式が取られる場合がある。このような場合、各タスクが使用する描画用のワークエリアは、一般にシステム領域(仮想記憶管理された領域)に獲得する必要がある。この場合、仮想記憶領域を自由にアクセスできることは必須条件であり、そのような機能を有するグラフィックスコントローラの必要性は非常に高い。

【0015】前記のような課題は、グラフィックスコントローラがプロセッサが有するのと同等なMMUを内蔵すれば解決できるが、一方、仮想記憶の実現方法はMMUのハードウェア構成やOSによってさまざまであり、特定の方式のみをサポートすることは汎用性を失わせる結果となる。また、グラフィックスコントローラにMMUを内蔵するためには、グラフィックスコントローラにMMUを内蔵するためには、グラフィックスコントローラ自身がページテーブル等を参照してアドレス変換情報を作る必要があり、そのためのファームウエア等が必要となる。さらに、テーブルの参照にはOSによって保護されるベきシステム領域のアクセスが必要となるが、周辺コントローラがプロセッサの管理を離れてこのようなシステム領域へアクセスを行うことは危険であり、好ましくない。

【0016】本発明の目的は、前記の課題を解決することにより、周辺コントローラ、特に、グラフィックスコントローラにおいて論理アドレスと物理アドレスの変換を行うことができ、仮想記憶に対応したグラフィックスシステムを構成できるアドレス変換装置を提供することにある。

[0017]

【課題を解決するための手段】本発明は、プロセッサから入力されるデータにより論理アドレス情報を生成する論理アドレス発生手段と、この生成された論理アドレス情報を物理アドレス情報に変換しメモリに対して出力する変換参照バッファとを備えたアドレス変換装置において、前記変換参照バッファは、前記論理アドレス情報とある場合して記憶するように構成したアドレス変換情報を複数個組み合わせて構成され、入力される前記論理アドレス情報に対し、前記複数のアドレス変換情報の中から適合した一つのアドレス変換情報を選択し当該アドレス変換情報に含まれる物理ア

40

ドレス情報を前記メモリに対して出力し、適合したアド レス変換情報を選択できないときはミスヒット信号を前 記プロセッサに対して出力する手段を含むことを特徴と する。

【0018】また、本発明は、前記変換参照バッファ は、前記アドレス変換情報として前記論理アドレス情報 および前記物理アドレス情報のほかに、変換処理を制御 する制御情報を含み、この制御情報に対する処理手段を 含むことを特徴とする。

[0019]

【作用】変換参照バッファ(TLB)は、論理アドレス 情報と物理アドレス情報とを一組として記憶しており、 論理アドレス情報が入力されると、それに適合した論理 アドレス情報を探し、もしあれば当該論理アドレス情報 と組になっている物理アドレス情報を取り出してメモリ に対して出力する。そして、もし適合するものが登録さ れていないときは、ミスヒット信号をプロセッサに対し て出力する。

【0020】従って、本発明によれば、グラフィックス コントローラにおいて、論理アドレスと物理アドレスの 20 変換ができ、仮想記憶に対応したグラフィックスシステ ムを構成することが可能となる。

【0021】さらに、論理アドレス情報および物理アド レス情報のほかに、制御情報として、例えば、タスク番 号、アクセスモード制御情報またはページサイズ情報を 付加することにより、マルチタスク処理への対応を簡単 にしたり、不正なメモリアクセスを禁止したり、あるい は使用するアクセス変換情報の数を削減することが可能

て説明する。

【0022】図1は本発明の第一実施例を示すプロック 構成図で、本発明をグラフィックシステムに適用した場 合を示す。また図2はそのアドレス変換情報の構成を示 す説明図および図3はその仮想記憶によるメモリマップ を示す説明図である。

【0023】本第一実施例は、MMUを内蔵したプロセ ッサ1から入力されたデータにより論理アドレスとして の描画アドレス14を出力する描画アドレス発生器(A と、描画アドレス14を物理アドレス情報に変換しメモ リ2に対して出力するTLB7を備えたアドレス変換装 置としてのグラフィックスコントローラ3において、本 発明の特徴とするところの、TLB7は、前記論理アド レス情報としてのページID16と前記物理アドレス情 報としての物理ページ番号18とを一組として記憶する ように構成したアドレス変換情報5を4個組み合わせて 構成され、入力される前記論理アドレス情報に対し、前 記複数のアドレス変換情報5の中から適合した一つのア

まれる物理アドレス情報としての物理ページ番号18を メモリ2に対して出力し、適合したアドレス変換情報5 を選択できないときミスヒット信号19をプロセッサ1 に対して出力する手段を含んでいる。

【0024】なお、図1において、4はグラフィックス コントローラ手段を有するグラフィックスコントロール ユニットであり、プロセッサ1から入力されるデータに 基づいて描画アドレス14を生成出力する描画アドレス 発生器(AG)21を含んでいる。また、10はプロセ 10 ッサ1がメモリ2やグラフィックスコントローラ3をア クセスするためのシステムアドレスパス、11はシステ ムデータバス、12はグラフィックスコントローラ3が メモリ2をアクセスするためのグラフィックスアドレス バス、13はグラフィックスデータバス、および17は 描画アドレス14の一部でページ内オフセットである。

【0025】ここで、描画アドレス14は、ページID 16とページ内オフセット17に分けられ、ページID 16はTLB7への入力として用いられ、ページ内オフ セット17はTLB7の出力である物理ページ番号18 と結合されてグラフィックスアドレスバス12を構成す る。本第一実施例では、アドレスバスは24ビットであ り、ページID16およびページ内オフセット17はと もに12ピットである。従って、1ページは4キロバイ トである。

【0026】ここで、システムアドレスバス10とグラ フィックスアドレスバス12とは物理アドレスであり、 描画アドレス14は論理アドレスである。

【0027】次に、本第一実施例の動作について説明す る。最初、プロセッサ1はグラフィックスコントローラ 【実施例】以下、本発明の実施例について図面を参照し *30* 3に対して、使用するメモリの割付や座標の設定等を行 う。図3の場合では、論理アドレス空間の202000 H~204FFFH番地までをワークエリアとして使用 し、その中で描画を行うように設定している。

【0028】次に、プロセッサ1は必要に応じて直線や 円弧等のグラフィックス描画、あるいは指定領域を別の 領域にコピーするなどの処理を指示する。グラフィック スコントローラ3はこの指示を受けると、措画アドレス や描画データを発生する。従来のグラフィックスコント ローラはここで発生した描画アドレスをそのまま用いて G) 21を含むグラフィックスコントロールユニット4 40 メモリアクセスを行っていた。しかし、ここで得られる 描画アドレス14は論理アドレスなので、仮想記憶シス テムではこれを物理アドレスに変換する必要がある。そ のために、一たん描画アドレス14を下位12ビットの ページ内オフセット17と上位12ビットのページID 16に分け、ページID16をTLB7に入力する。描 画アドレス14の示す値が203123H番地とする と、ページID16は203H、ページ内オフセット1 7は123Hである。

【0029】 TLB7には最初何も登録されていない。 ドレス変換情報5を選択し当該アドレス変換情報5に含 50 そこへ最初の描画アドレス14のページID16(20

3H) をキーとして入力すると、このキー入力に対応す るアドレス変換情報はTLB7内に存在しないのでミス ヒット信号19が出力され、プロセッサ1の割込みを引 き起こす。同時に、グラフィックスコントローラ3はそ の実行を一時停止する。プロセッサ1は、TLB7から のミスヒット信号19を認識したら、グラフィックスコ ントローラ3からミスヒットの原因となった描画アドレ スのページID16を読み出し、それに対応する物理ペ ージ番号(206H)を求める。この物理ページ番号1 によって定められるもので、グラフィックスプロセッサ は関知しない。求められた物理ページ番号18とページ ID16により図2に示すアドレス変換情報5が作成さ れたら、プロセッサ1はその情報をTLB7に登録す る。

【0030】この登録を待って、グラフィックスプロセ ッサ3が動作を再開すると、TLB7は入力のページ[D16(203H)に対して物理ページ番号18(35 6H)を出力する。そして、物理ページ番号18(35 6H) とページ内オフセット17(123H) を結合し 20 示すように、エリアID15およびページID16から た356123日を物理アドレスとしてグラフィックス アドレスバス12へ出力し、描画のためのメモリアクセ スを行う。

【0031】以降、TLB7に登録されたと同じページ IDを持つ描画アドレス14に対しては、即座に物理ペ ージ番号18を得ることができる。TLB7に登録され ていないページIDを持つ描画アドレスの場合は、再び ミスヒット信号19を出力し、プロセッサ1に新しいア ドレス変換情報5を登録してもらう。

【0032】もし、TLB7に新しいアドレス変換情報 *30* 5を登録する余地がなくなったときは、すでに登録され ているアドレス変換情報5の一つを選び、その情報を削 除して、その部分に新しい変換情報を登録する。プロセ ッサ1が論理アドレスと物理アドレスの対応を変更した り、物理ページをスワップアウト(メモリ上のあるペー ジを補助記憶に待避し、その部分を新しいページとして 使用すること)した場合は、その変更をTLB7にも反 映させる必要がある。このとき、削除すべきアドレス変 換情報5の決定や、アドレス変換情報5を任意の位置に 登録する操作は、全てプロセッサ1が行う。そのため、 プロセッサ1はTLB7の内容をメモリ2を読み出しま たは書き込みするのと同様に自由にアクセスできる。

【0033】以上のように、従来のグラフィックスコン トローラのアドレス出力をTLBで変換することによっ て、論理アドレスである描画アドレスを物理アドレスに 変換でき、仮想記憶に対応することができる。TLBの 操作は全てプロセッサが行うので、仮想記憶の実現方法 としては任意の方式を取ることができる。TLBの大き さやその内容がプロセッサ側のMMUのTLBと一致し 理するページの大きさとグラフィックスコントローラ側 のTLBによるページの大きさは一致している必要があ

【0034】また、本第一実施例のように簡単な構成の TLBの場合、それ自体ではタスク間のメモリ保護機能 はないが、その場合プロセッサでのタスクが切り替わる ごとにTLBの内容を無効にすることで、不正なアクセ スを防ぐことができる。また、各タスクごとにメモリ上 にTLBのコピーを持ち、タスクの実行中は当該タスク 8を求めるアルゴリズムは、使用するプロセッサやOS 10 に関するアドレス変換情報しかTLBに存在しないよう にTLBを入れ換えることでもよい。

> 【0035】図4は本発明の第二実施例を示すブロック 構成図で、図1の第一実施例において、TLBにマルチ タスクへの対応とメモリ保護手段を付加した場合を示 す。また、図5はそのアドレス変換情報の構成を示す説 明図、および図6はその仮想記憶によるメモリマップを 示す説明図である。

【0036】本第二実施例は、本発明の特徴とするとこ ろの、TLB8は、アドレス変換情報6として、図5に なる論理アドレス情報と、物理ページ番号18からなる 物理アドレス情報とのほかに、変換処理を制御する制御 情報としての、アクセスモードフラグと、ページサイズ フラグと、タスク番号とを含み、その処理手段として、 描画を依頼したタスクの番号を格納するタスク番号レジ スタ(TR)9を含んでいる。なお、TLB8のエント リー数(登録可能なアドレス変換情報の数)は8であ る。

【0037】TLB8は三つのキー入力フィールドと2 ビットのフラグ情報、および一つの出力フィールドから なる。それに対応して、描画アドレス14はエリアID 15、ページID16、およびページ内オフセット17 の三つの部分に分けられ、エリアID15とページID 16はキーとしてTLB8へ入力される。図4では、エ リアID15は12ピット、ページID16は8ビッ ト、ページ内オフセット17は12ビットである。さら に、タスク番号レジスタ9もTLB8へのキー入力とし て用いる。これは、マルチタスク処理の場合、アドレス 変換情報が自タスクの変換情報であることを確認できな 40 ければ、他のタスクのアドレス変換情報にヒットして他 のタスクの領域を破壊する可能性が生ずるからである。

【0038】TLB8の変換情報に付属する2種類のフ ラグ情報は、以下のような意味を持つ。アクセスモード フラグが「1」のアドレス変換情報6はリードアクセス のみが可能で、ライトアクセスは不許可であることを意 味し、アクセスモードフラグが「0」のアドレス変換情 報6はリードおよびライトともに許可されていることを 意味する。

【0039】ページサイズフラグが「1」であるアドレ ている必要はない。ただし、プロセッサ側のMMUが管 50 ス変換情報6はページID16のキー入力を無視してT

10

LB8を参照し、1ページの大きさをページID16と ページ内オフセット17を合わせた20ビット (=1メ ガバイト)とする。ページサイズフラグが「0」である アドレス変換情報6は、エリアID15とページID1 6の両方でTLB8を参照し、1ページの大きさはペー ジ内オフセット17の12ビット(4キロバイト)とす る。これは、フレーム領域やフォント情報など、物理ア ドレス空間に既に連続してマッピングされている領域に ついては、1ページの大きさを大きく取ることによっ て、TLB8のエントリー使用量を少なくするためであ 10 ドレスとなる。 る。

【0040】次に、本第二実施例におけるアドレス変換 方法を図6を用いて説明する。

【0041】最初、各タスクは描画用のワークエリアと して任意の大きさのアドレス空間をOSに要求し、それ を獲得する。図6では、タスク1が300000H~3 02FFFHを、タスク2が2FE000H~2FFF FFHを割り当てられている。各タスクは、獲得したワ ークエリアに対し描画座標系やその他パラメータを設定 アに対して描画を行う。

【0042】各タスクでの描画要求は、OSを通してグ ラフィックスコントローラ3へ送られる。このとき、O Sはグラフィックスコントローラ3へその描画を要求し たタスクの番号をタスク番号レジスタ9へ設定する。グ ラフィックスコントロールユニット4が生成した描画ア ドレス14は、エリアID15、ページID16、およ びページ内オフセット17の三つの部分に分けられ、前 二者はTLB8へ入力される。

アドレス変換情報6が存在すれば、その描画アドレスは ヒットしたもので、対応する変換情報の物理ページ番号 18を出力する。もし、その条件を満たすアドレス変換 情報6が存在しなければ、ミスヒット信号19を出力す る。

(a) タスク番号レジスタ9の値とTLB8のタスク番 号フィールドの値が等しい。またはタスク番号レジスタ 9の値が000Hである。またはTLB8のタスク番号 フィールドの値が0FFFHである。

エリアIDフィールドの値と等しい。

(c)ページサイズフラグの値が「O」で、かつ描画ア ドレスのページ I D 1 6 の値がT L B 8 のページ I D フ ィールドの値と等しい。またはページサイズフラグの値 が「1」である。

【0044】ヒットした場合、ページサイズフラグが 「0」のときは物理ページ番号とページ内オフセットを 結合して物理アドレスを得る。ページサイズフラグが 「1」のときは、物理ページ番号にページ!Dとページ 内オフセットを加え、物理アドレスとする。例えば、T 50 ーラ、ディスクコントローラなど、仮想記憶されたメモ

LBが図6に示すような状態で描画アドレスが3012 3 4 Hの場合、対応するアドレス変換情報のページサイ ズフラグが「0」であるので、物理ページ番号(356 H) とページ内オフセット(234H)を結合した35 6234Hが物理アドレスとなる。一方、描画アドレス が654321Hの場合、対応するアドレス変換情報の ページサイズフラグが「1」であるので、物理ページ番 号(D00H)にページID(54H)とページ内オフ セット(321H) を結合したD54321Hが物理ア

【0045】ミスヒットの場合は、グラフィックスコン トローラ3は一たん処理を中断し、ミスヒット信号19 によってプロセッサ1に処理を引き渡す。プロセッサ1 では、グラフィックスコントローラ 3 からミスヒットを 引き起こしたタスク番号と論理アドレスを読み出し、そ れらに従ってテーブル参照を行い、アドレス変換情報の 作成、およびアクセスモードフラグやページサイズフラ グの設定を行い、これらの情報をTLB8へ登録する。

【0046】なお、タスク番号は任意に定めてよいが、 する。これ以降、タスクはここで定義されたワークエリ 20 特別な値として000Hと0FFFHを用いる。000 Hは特権レベルのタスクを表し、この値を持つタスクは 全ての論理アドレス空間をアクセスできる。0FFFH は共通タスク領域を表し、この値を持つアドレス変換情 報は全てのタスクからアドレスが可能である。

【0047】さらに、描画アドレスに対してTLBがヒ ットした場合でも、そのアクセスがライトアクセスで、 かつヒットしたエントリーのRフラグが「1」であった 場合は、不正アクセスとなる。これはフォント情報など 変更されては困る領域やROMエリアへのライトアクセ 【0043】TLB8では、以下の全ての条件を満たす 30 スを防止するためである。当該アクセスがリードアクセ スかライトアクセスかはグラフィックスコントロールユ ニット4が出力するリードライト信号20によって識別 する。

【0048】また、第一実施例のように、TLBの構成 の中にメモリの保護機能を取り入れた場合は、アドレス 変換情報を登録する段階でOSが管理するメモリ保護機 能を取り入れ、不正なアクセスを防止することが可能で ある。この場合には、グラフィックスコントローラは、 プロセッサから描画指示を受け取った後はプロセッサと (b) 描画アドレスのエリアID15の値がTLB8の 40 は独立に処理を行うことが可能になるので、プロセッサ とグラフィックスコントローラが別々のタスクの処理を 同時に行うことも可能である。

> 【0049】なお、以上の本発明の実施例ではグラフィ ックスコントローラについて説明を行ったが、本発明に よるアドレス変換装置の目的は、周辺コントローラが生 成する論理アドレスを物理アドレスに変換することによ り仮想記憶制御されたメモリへのアクセスを可能にする ことである。このことから、本発明がグラフィックスコ ントローラに限らずDMAコントローラや通信コントロ

11

リをアクセスする必要がある周辺コントローラに適用が 可能であることは明らかである。

[0050]

【発明の効果】以上説明したように、本発明は、例え ば、周辺コントローラとして、グラフィックスコントロ ーラにおいて、論理アドレスと物理アドレスの変換を行 うことができ、仮想記憶に対応したグラフィックスシス テムを構成することができる効果がある。

【0051】また、本発明によるグラフィックスコント ローラのアドレス変換装置では、グラフィックスコント 10 10 システムアドレスバス ローラにはMMUの一部であるTLBのみを内蔵させる というわずかなハードウェア増設と、他の処理はOSに よって行うことによって、自由度が高く、かつ高速に論 理アドレスと物理アドレスを変換することができ、さら に、マルチアクセスに対応したり、不正アクセスを防止 したり、アドレス変換情報の数を削減することもでき、 その効果は大である。

【図面の簡単な説明】


- 【図1】 本発明の第一実施例を示すプロック構成図。
- [図2] そのアドレス変換情報の構成を示す説明図。
- その仮想記憶によるメモリマップを示す説明 [図3] 図。
- [図4] 本発明の第二実施例を示すプロック構成図。
- そのアドレス変換情報の構成を示す説明図。 【図 5】
- その仮想記憶によるメモリマップを示す説明 [図6] 図。

【図7】 従来例を示すプロック構成図。 【符号の説明】


12

- 1、31 プロセッサ
- 2、32 メモリ
- 3 グラフィックスコントローラ
- 4 グラフィックスコントロールユニット
- 5、6 アドレス変換情報
- 7、8、37 変換参照パッファ (TLB)
- 9 タスク番号レジスタ (TR)
- - 11 システムデータバス
 - 12 グラフィックスアドレスバス
 - 13 グラフィックスデータバス
 - 14 描画アドレス
 - 15 エリアID
 - 16 ページID
 - 17 ページ内オフセット
 - 18 物理ページ番号
 - 19、38 ミスヒット信号
- 20 20 リードライト信号
 - 21 描画アドレス発生器 (AG)
 - 33 論理アドレス
 - 34 物理アドレス
 - 35 エリアテーブル
 - 36 ページテーブル

[図1]




[図2]




[図3] 357000 355000 ページ 物理ペーシ JD 巻き 206000 203 356 354000 204000 351 204 353000 203000 202 363 352000 202000 351000 TLB 独理アドレス空間 論理アドレス空間


【図4】



[図6]



【図5】



【図7】

